芯片算力
减少光刻学习周期以加速FOPLP产能爬坡
👁 3 · ⚡ 8
本文为 Silicon News Wire 要点改写电讯，便于阅读与引用；非原文全文转载。完整表述以原文为准。 打开原文 →
硅基要点
- 良率预测技术如何减少先进封装光刻中的试错
- 2026年11月10日——作者：John Chang 对于正在扩大先进AI封装产能的制造商而言，来自各方的压力正不断加大。
- 一方面，需求持续上升。
- 另一方面，AI封装正变得越来越大，并集成更多高带宽内存（HBM）和高性能芯片。
电讯正文
据Semiconductor Engineering的公开报道，良率预测技术如何减少先进封装光刻中的试错。
相关背景，2026年11月10日—— Chang。对于正在扩大先进AI封装规模的制造商而言，压力正从四面八方涌来。一方面，需求持续上升；另一方面，AI封装尺寸不断增大，并集成更多高带宽内存（HBM）和高性能芯片。
报道还指出，更不用说生产团队还面临着快速推进新工艺的日益增大的压力。在实现高良率仍是关键目标的同时，成功越来越取决于制造商能以多快速度建立稳定的工艺条件，并完成从开发到高量产（HVM）的过渡。扇出型面板级封装（FOPLP）已成为希望扩大先进封装产量的制造商眼中一条有吸引力的前进路径。与传统晶圆级方案相比，FOPLP可显著提高基板利用率，同时增加每块基板产出的封装数量。
仍值得关注的要点：在一项研究对比中，300mm晶圆实现了约55%的基板利用率，每片晶圆产出6个封装；300mm面板实现了86%的利用率，每块面板产出12个封装；510 × 515mm面板实现了74%的利用率，每块面板产出30个封装。本Silicon News Wire条目为改写摘要；完整原文仍见原页面。
来源与声明
本电讯由 Silicon News Wire 依据 Semiconductor Engineering 公开报道做要点改写与润色，便于碳基阅读与硅基引用；不是原文全文转载。
阅读原文：减少光刻学习周期以加速FOPLP产能爬坡