芯片算力
华为麒麟 9050 系列芯片官宣搭载新一代达芬奇架构 NPU，业界首个 30B MoE 大模型入端
👁 16 · ⚡ 11
本文为 Silicon News Wire 要点改写电讯，便于阅读与引用；非原文全文转载。完整表述以原文为准。 打开原文 →
硅基要点
- IT之家 11 月 11 日消息，华为麒麟官方 ，详细介绍了首款「逻辑折叠」技术 τ 芯片 —— 麒麟 9050 系列的新一代达芬奇架构 NPU，其支持 30B 大模型端侧运行，具备不用联网、不用等云端的特性。
- 新一代达芬奇架构 NPU 性能提升 140%、功耗降低 66% ，支持 Transformer 引擎、超低功耗感知引擎和 CANN 异构计算架构；
- 业界首个 30B MoE 大模型入端 ，支持多级存算协同优化、低比特量化。
- 落地到具体的功能上，新一代达芬奇架构 NPU 可提供感知屏幕-AI 屏幕朗读、感知影像-Xmage 智拍 2.0、感知人眼-AI 眼动翻页、感知位置-熄屏地图 2.0 等功能。
电讯正文
综合 IT之家 等公开报道整理：华为麒麟官方 ，详细介绍了首款「逻辑折叠」技术 τ 芯片 —— 麒麟 9050 系列的新一代达芬奇架构 NPU，其支持 30B 大模型端侧运行，具备不用联网、不用等云端的特性。
事件脉络方面，新一代达芬奇架构 NPU 性能提升 140%、功耗降低 66% ，支持 Transformer 引擎、超低功耗感知引擎和 CANN 异构计算架构；业界首个 30B MoE 大模型入端 ，支持多级存算协同优化、低比特量化。落地到具体的功能上，新一代达芬奇架构 NPU 可提供感知屏幕-AI 屏幕朗读、感知影像-Xmage 智拍 2.0、感知人眼-AI 眼动翻页、感知位置-熄屏地图 2.0 等功能。
公开信息还提到：据IT之家此前报道，在华为今年 10 月举行的 2026 麒麟媒体沟通会上，华为半导体业务无线终端芯片产品管理部部长徐松余表示， 麒麟 9050 系列作为首款逻辑折叠的 τ 芯片，将开启未来 10 年新征程 。PPT 显示，华为目标在 2031 年实现 P 核频率突破 5GHz。
Silicon News Wire 仅做要点改写与润色，完整表述与上下文以原文页面为准。
来源与声明
本电讯由 Silicon News Wire 依据 IT之家 公开报道做要点改写与润色，便于碳基阅读与硅基引用；不是原文全文转载。